どうも、jisa郎です。
2019年、Ryzenの物語は第二幕を迎えました。Zen 2は、初代Zenで成し遂げた“Ryzen復活”をさらに確固たるものにし、Intelとの性能差を一気に縮めた世代です。
その鍵となったのが、7nmプロセスの採用とチップレット構造の本格運用。これにより、製造コストと歩留まりを改善しつつ、高コア数化やPCIe 4.0対応など、当時としては画期的な新機能を搭載することに成功しました。
単なる世代更新ではなく、命令実行パイプラインの改良、分岐予測精度の向上、FPUの256bit幅化によるAVX2ネイティブ対応など、内部構造を徹底的に磨き込み、同クロックあたりの性能（IPC）を最大15％向上。Infinity Fabricも第2世代へ進化し、CCDとI/Oダイ間の通信効率が大幅に改善されました。
Zen 2は、Ryzenシリーズが真に“王座奪還”を狙える位置に立った証であり、その後のZen 3以降の飛躍を支える強固な基盤となった世代です。本記事では、その構造的進化と技術的背景を深く掘り下げて解説します。
Zen 2 とは？
2019年7月、AMDはRyzen 3000シリーズにおいてZen 2アーキテクチャを発表しました。これは初代Zen（2017）で市場に復帰し、Zen+（2018）で洗練を重ねた後、満を持して投入された大幅刷新モデルです。
最大の特徴は、コンシューマ向けとして初めてTSMCの7nmプロセスを採用したこと、そしてチップレット設計を導入したことです。従来のモノリシック設計では製造コストや歩留まりの制約が大きく、コア数を増やすと同時に安定した製造を維持するのが困難でした。
Zen 2では、CPUコアを収めた「CCD」（7nm）と、メモリコントローラやI/O機能を持つ「I/Oダイ」（12nm）を分離。この分業構造により、同じCCDを複数組み合わせることで、デスクトップからサーバー（最大64コアのEPYC Rome）までスケーラブルに展開できる設計が実現しました。
Zen 1/Zen+世代で課題となっていたメモリレイテンシやInfinity Fabricの帯域不足も、Zen 2で大幅に改善されています。命令実行効率（IPC）はZen+比で最大15％向上し、L3キャッシュ容量は倍増。
さらに、コンシューマCPUとして世界初のPCI Express 4.0対応により、GPUやNVMe SSDの帯域幅を倍増しました。また、浮動小数点演算（FPU）の256bit化によりAVX2命令をネイティブで効率的に実行できるようになり、科学技術計算や動画編集、3Dレンダリングといったワークロードの性能も大きく向上。
セキュリティ面でもSpectre v2対策をハードウェアに実装し、仮想化支援機能の強化も施されています。Zen 2は単なる世代更新ではなく、AMDが「性能リーダー争い」に本格的に参戦するための構造的基盤を確立した世代と言えるでしょう。
Zen 2 コア設計の特徴
Zen 2のコア設計は、内部構造の最適化によって命令実行効率（IPC）と応答性を底上げした点が大きな特徴です。
1CCD内は4コア＋L3キャッシュ16MBのCCXを2基配置し、合計8コア／32MB構成を採用。L3の倍増によりキャッシュヒット率が向上し、メモリアクセス遅延を軽減しました。
さらに、分岐予測や命令プリフェッチの精度を高め、ロード／ストア帯域の拡張とFPUの256bit化によって並列処理性能を強化。これらの改良により、複雑なワークロードでもコア全体の稼働効率が向上しています。
本セクションでは、こうした性能改善や改良点を技術的視点から詳しく解説します。
プロセス・構造の刷新
Zen 2では、製造プロセスと内部構造を根本から見直し、7nm CCD＋12nm I/Oダイによるチップレット設計を初採用しました。CCD（Core Chiplet Die）はCPUコアとL3キャッシュを含み、TSMC 7nmプロセスで製造されることでトランジスタ密度が向上し、動作効率と電力性能の両立が可能になりました。
一方、I/Oダイは12nmで製造され、メモリコントローラ、Infinity Fabric、PCIeインターフェースなどのI/O関連機能を集約。機能ごとに最適なプロセスを使い分けることで、製造コストを抑えつつ歩留まりを向上させています。
この分離構造は、CCDを複数搭載するだけでコア数を柔軟に拡張できるため、デスクトップからサーバー（最大64コア）まで同一設計をスケーラブルに展開可能にしました。
また、CCD内は4コア＋L3キャッシュ16MBのCCXを2基搭載し、合計8コア／32MBのL3キャッシュを構成。キャッシュ容量の増加とコア配置の効率化により、キャッシュヒット率の改善とメモリアクセス頻度の低減を実現しています。
さらに、I/Oダイ集中設計によりメモリやPCIeレーンの接続が全コア間で均等化され、マルチスレッド動作時のI/Oボトルネックを軽減しました。
IPC関連機能の性能改善
Zen 2では、同クロックあたりの命令実行効率（IPC）を大幅に引き上げるため、フロントエンドから実行ユニットまで幅広く改良が施されました。まず、分岐予測器の精度が向上し、予測ミスによるパイプラインの無駄なフラッシュ回数を削減。
命令プリフェッチ機構も強化され、必要な命令やデータを事前に取得する精度が高まり、キャッシュミス時の遅延を抑えています。
デコードステージはスループットが改善され、より多くの命令を効率的に処理可能に。マイクロOPキャッシュも容量とヒット率が向上し、同じ命令の繰り返し処理時にはデコードをスキップして供給できるケースが増加しました。
さらに、整数演算ユニット（ALU）と浮動小数点演算ユニット（FPU）のスケジューラは依存関係解析が高速化され、ロード／ストアユニットの同時アクセス数や帯域も拡張。
特にFPUは256bit幅化により、AVX2命令をネイティブ1サイクルで実行可能になり、倍精度・単精度演算性能が倍増。科学計算や3Dレンダリングなどの高負荷アプリケーションで大きな性能向上を発揮します。
これらの積み重ねにより、Zen+比で最大15％のIPC向上を達成し、クロック周波数だけに頼らず総合的な処理能力を高めました。
メモリおよびI/O性能向上
Zen 2では、メモリ帯域とI/O性能を高めるため、Infinity Fabricとメモリコントローラの設計が大幅に改良されました。FCLK（Fabric Clock）の動作安定性が向上し、DDR4-3733付近まで1:1同期が現実的に可能に。
これにより、高クロックメモリの利用時もレイテンシ増加を最小限に抑えつつ帯域を拡張できます。さらに、メモリコントローラのアクセス効率が改善され、マルチチャネル構成時のスループットも引き上げられました。
I/O面では、コンシューマ向けとして初めてPCI Express 4.0をサポート。リンク帯域がPCIe 3.0比で2倍となり、最新GPUやNVMe SSDでの転送速度が大幅に向上しました。
特にストレージ分野では、シーケンシャルリード／ライト性能だけでなく、小容量ランダムアクセス性能の底上げにも寄与。これにより、ゲームのロード短縮や大容量データ処理の応答性改善が期待できます。
また、I/Oダイ集中設計により、全コアが均等にメモリおよびPCIeレーンへアクセス可能となり、マルチスレッド動作時のI/Oボトルネックを軽減。
高コア数CPUでも一貫した転送性能を維持できる構造が整いました。これらの改良は、ゲーミングからHPCまで幅広い分野で実効性能の向上に直結しています。
命令実行パイプラインの改良
Zen 2では、整数演算（INT）・浮動小数点演算（FP）・メモリアクセスを含む命令実行パイプラインが全般的に最適化されました。整数演算ユニット（ALU）は依存関係解析と発行ロジックが強化され、命令間の待ち時間を短縮。
分岐予測が的中した場合のパイプライン利用効率が向上し、スループットが安定しました。スケジューラの発行レートも改善され、同時により多くの命令を実行ユニットへ効率的に割り当てられる構造となっています。
浮動小数点演算ユニット（FPU）はZen+の128bit幅から256bit幅へ拡張され、AVX2命令を1サイクルでネイティブ処理可能に。
これにより倍精度／単精度のベクトル演算性能が倍増し、科学計算、3Dレンダリング、物理シミュレーションなどの高負荷処理において顕著な性能向上を実現しました。ロード／ストアユニットも同時実行可能なアクセス数と帯域が拡張され、キャッシュ・メモリ間のデータ転送効率が向上。
また、整数演算と浮動小数点演算の実行ユニット間バランスが調整され、混在ワークロードでも性能の落ち込みを抑制。結果として、ゲームからHPCまで幅広い環境で高い命令処理効率を維持できるパイプライン構造となりました。
消費電力・効率改善
Zen 2では、製造プロセスの微細化に加え、電力管理アルゴリズムとクロック制御の最適化によって性能あたりの消費電力が大幅に改善されました。
Precision Boost 2はコアごとの温度・電力・負荷状況を高精度にモニタリングし、条件が許す限り高クロックを長時間維持できるよう制御ロジックが更新。ブーストクロックがより滑らかに変動し、突発的な負荷変化にも即応します。
Pure Powerは各コアおよびI/Oダイに配置されたセンサーからの情報をもとに、必要最小限の電圧で動作可能なようにチューニング。
アイドル時の電力消費を低減しつつ、高負荷時には安定動作を維持します。また、負荷の低いコアやユニットを自動的にスリープ状態へ移行させるパワーゲーティング制御も細かく調整され、無駄な消費を削減しました。
さらに、Infinity Fabricのクロック（FCLK）も負荷やメモリ周波数に応じて柔軟に制御され、I/O全体の電力効率が改善。結果として、同世代の競合製品に比べて高性能と省電力性のバランスが際立つ設計となり、モバイルからデスクトップ、HEDTまで幅広い市場で優れた効率性を発揮しています。
セキュリティ・その他
Zen 2では、CPUの脆弱性対策と仮想化性能の底上げが同時に進められました。特に、投機実行に起因するSpectre Variant 2などの脆弱性に対して、ハードウェアレベルの緩和策を実装。
分岐予測バッファや命令キャッシュへのアクセスを保護し、悪意あるコードによる情報漏洩リスクを低減しています。また、投機実行時のメモリアクセス制御を改善し、カーネルや仮想マシン間でのデータ分離を強化しました。
仮想化分野では、AMD-V（AMD Virtualization）の命令処理効率を高め、コンテキストスイッチやページテーブル切り替え時のレイテンシを削減。Nested Page Tables（NPT）やIOMMU（Input-Output Memory Management Unit）の最適化により、ゲストOSからのI/Oアクセスも高速化されました。
さらに、Secure Encrypted Virtualization（SEV）が強化され、VMごとに異なる暗号鍵でメモリ内容を保護可能に。これにより、クラウド環境やマルチテナント環境での機密保持性が向上しています。
加えて、暗号化処理を支援するAES-NIやSHA命令の実行効率が改善され、暗号化通信やストレージ保護機能のパフォーマンスも向上。結果としてZen 2は、高性能計算やクラウドサーバー用途において、セキュリティとパフォーマンスの両立を実現したアーキテクチャとなっています。
Infinity Fabricの改良
Zen 2では、CCD（Core Chiplet Die）とI/Oダイを接続するInfinity Fabric（IF）が第2世代へ進化し、帯域・レイテンシ・クロック耐性が全方位で改善されました。
特に、FCLK（Fabric Clock）の高クロック動作安定性が向上し、メモリクロックとの1:1同期でDDR4-3733付近まで現実的な運用が可能に。これにより、高速メモリ環境でもIFのボトルネックによる遅延が発生しにくくなりました。
さらに、IF内部のリンクレイテンシが最適化され、CCD間やCCDとI/Oダイ間の通信遅延が低減。これにより、マルチCCD構成時のコア間通信効率が向上し、ゲーミングや低レイテンシを要求するアプリケーションでのパフォーマンス改善に寄与しています。
リンク帯域も拡張され、PCIe 4.0や高速NVMeストレージとの組み合わせ時に十分な転送路を確保可能となりました。加えて、Infinity Fabricの電力制御が細分化され、アイドル状態のリンクを低消費電力モードに移行できるようになり、省電力性も強化。
これらの改良は、単なる帯域拡大に留まらず、高クロック動作・低レイテンシ・電力効率の三立を実現するものとなっています。Zen 2はこのIF改良により、デスクトップからサーバーまでスケーラブルな性能発揮が可能となりました。
Zen 2（4世代目）
デスクトップCPU
| モデル名 | C/T | クロックベース | L3 | TDP | ||
| ベース | ブースト | |||||
| Ryzen 9 | 3950X | 16(32) | 3.5 | 4.7 | 64MB | 105W |
| 3900XT | 12(24) | 3.8 | ||||
| 3900X | 4.6 | |||||
| Ryzen 7 | 3800XT | 8(16) | 3.9 | 4.3 | 32MB | |
| 3800X | 4.7 | |||||
| 3700X | 3.6 | 4.4 | 65W | |||
| Ryzen 5 | 3600XT | 6(12) | 3.8 | 4.5 | 95W | |
| 3600X | 4.4 | |||||
| 3600 | 3.6 | 4.2 | 65W | |||
| 3500X | 6(6) | 4.1 | ||||
| Ryzen 3 | 3300X | 4(8) | 3.8 | 4.3 | 16MB | |
| 3100 | 3.6 | 3.9 | ||||
まとめ
Zen 2は、Zen 1で築かれた革新的アーキテクチャを土台に、プロセス微細化とチップレット構造の本格運用によって性能・効率・機能を一段上の水準へ押し上げた世代です。
Zen 1では同一ダイ内に全コア・I/Oを収める構造でしたが、Zen 2ではCCDとI/Oダイを分離することで製造効率と歩留まりを改善。これにより、高コア数製品やPCIe 4.0対応といった新たな展開が可能となりました。
性能面では、命令実行パイプラインや分岐予測精度、キャッシュ効率を磨き上げ、同クロックあたり最大15％のIPC向上を達成。FPUの256bit幅化により、AVX2命令をネイティブ処理可能にしたことも、科学計算やプロフェッショナル用途での競争力を高めています。
加えて、Infinity Fabricの改良と高速メモリ対応により、低レイテンシと高帯域を両立し、ゲーミングやHPCにも強い適性を発揮しました。
さらに、Spectreなどの脆弱性に対するハードウェア緩和策、SEVによる仮想化セキュリティの強化、電力制御アルゴリズムの最適化など、信頼性と効率性の両面で堅実な進化を遂げています。
Zen 2は単なる世代交代ではなく、アーキテクチャの成熟と市場適応を実証した節目の世代であり、後続のZen 3以降が飛躍するための確かな礎を築いた存在です。
Zen 2の躍進は、初代Zenで築かれた基盤なしには語れません。
その誕生と設計思想を知ることで、Ryzenの進化の全貌が見えてきます。
Zen 2の完成度を超えるべく、AMDは次世代でさらに大胆な構造改革に踏み切ります。
CCXの統合やIPC向上、Infinity Fabricの改良など、Zen 2を土台に進化したZen 3アーキテクチャの詳細はこちらをご覧ください。
