どうも、jisa郎です。
2020年、AMDが送り出したZen 3は、前世代Zen 2の完成度をさらに超える、緻密かつ攻撃的な進化を遂げたアーキテクチャです。
単なるコア増加やクロックアップではなく、コア複合体（CCX）の統合、L3キャッシュ全域共有、レイテンシ低減といった構造的改革が、ゲーミング性能や応答性に劇的な変化をもたらしました。
さらに、命令実行パイプラインの最適化、分岐予測の精度向上、FPUやロード／ストアユニットの強化など、あらゆる部分が手直しされ、同クロックあたりの性能（IPC）は最大19％向上。
Infinity Fabricの安定性改善により、高クロックDDR4環境でも安定して性能を引き出せる設計となっています。
本記事では、Zen 3の全貌を、Zen 2との違いを軸に徹底解説。アーキテクチャの進化を知り尽くすことで、次の自作PC構想が一段と深まるはずです。
Zen 3 とは？
Zen 3は、AMDが2020年11月に発表したRyzen 5000シリーズで初採用されたCPUアーキテクチャで、前世代Zen 2から最大19％のIPC（クロックあたり命令実行数）向上を果たした大幅刷新モデルです。
最大の特徴は、従来の1CCD内で2分割されていたCCX（Core Complex）を統合し、最大8コアが単一の32MB L3キャッシュを共有できる構造へ変更したこと。これによりコア間通信の遅延が減少し、特にゲーミングや低レイテンシ依存のアプリケーションで顕著な性能向上が実現しました。
歴史的背景として、Zen 3は2017年の初代ZenでAMDがx86市場に復帰して以降、Zen+（2018）、Zen 2（2019）と続くロードマップの第三世代に位置します。競合Intelが当時14nmプロセスに留まる中、AMDはTSMCの7nmプロセスを継続採用しつつ、設計段階からIPC強化に注力。
分岐予測、命令スケジューラ、ロード/ストアユニットなどマイクロアーキテクチャ全域を最適化しました。また、AVX2実行効率の向上、省電力制御の高度化、Infinity Fabricの高クロック安定化など、性能と効率の両立も実現。
Zen 3は、デスクトップからサーバー、ゲーミングPCまで幅広い分野で市場評価を確立し、AMDのシェア拡大を加速させた重要な世代となりました。
Zen 3 コア設計の特徴
Zen 3のコア設計は、単なる世代交代ではなく、内部構造そのものを徹底的に磨き上げた刷新です。最大の特徴は、従来2分割されていたCCXを8コア＋32MB L3キャッシュの単一ブロックに統合し、コア間通信の遅延を大幅に削減したこと。
これにより、ゲーミングや低レイテンシ依存アプリで顕著な性能向上を実現しました。さらに、分岐予測精度の向上、命令フェッチ効率化、ロード/ストア帯域の拡張など、実行パイプライン全域にわたって最適化を実施。
加えて、AVX2持続性能の改善、省電力制御の高度化、Infinity Fabricの高クロック安定化も行われ、Zen 2比で最大19％のIPC向上を達成しています。
本セッションでは、これら各変更点を一つずつ掘り下げ、その技術的背景と性能への影響を詳しく解説します。
CCX（Core Complex）の統合
Zen 3アーキテクチャの最大の進化の一つが、CCX（Core Complex）の統合です。従来のZen 2では、1つのCCD（Core Chiplet Die）に4コアと16MBのL3キャッシュを備えたCCXが2基存在していました。
この構造はシンプルで製造面では効率的でしたが、別のCCXに属するコア同士がデータをやり取りする際には、Infinity Fabricを経由して相手のL3キャッシュにアクセスする必要があり、その分の通信レイテンシ（遅延）が発生していました。この遅延は、特にキャッシュアクセス依存度の高いアプリケーションやゲームにおいて性能低下の原因となっていたのです。
Zen 3では、この課題を解決するためにCCX構造を抜本的に刷新しました。新設計では、1つのCCXに最大8コアと合計32MBのL3キャッシュを搭載し、全コアが単一のキャッシュプールを共有できるようになっています。
これにより、コア間のデータ共有がよりダイレクトになり、以前のようにCCXを跨ぐ通信が不要となりました。その結果、コア間通信の経路が短縮され、平均レイテンシが大幅に低減。マルチスレッド処理や、スレッド間の同期が頻発するワークロードで顕著な性能向上が見られます。
特にゲーム分野では、物理演算、AI制御、描画処理といった多岐にわたるタスクが同時並行で動作しますが、それらが同一キャッシュプールを効率的に利用できることで、フレームタイムの安定性が増し、滑らかなプレイ体験を実現します。
このCCX統合は単なる構造変更ではなく、Zen 3のIPC（クロックあたりの命令実行性能）向上の主要因でもあり、AMDが公表した最大19%のIPC向上の背景には、この統合によるレイテンシ削減効果が大きく寄与しています。
L3キャッシュのアクセス改善
Zen 3アーキテクチャでは、L3キャッシュ構造の運用効率が大幅に向上しました。Zen 2までは、1つのCCD内に合計32MBのL3キャッシュが存在していましたが、これは2つの16MBブロックに分割され、それぞれが4コア専用として割り当てられていました。
このため、あるコアが別ブロックにあるデータを参照する場合、Infinity Fabricを経由して相手のL3キャッシュにアクセスする必要があり、その分アクセスレイテンシが増加。特にキャッシュミス後のデータ取得や、スレッド間で頻繁にデータを共有する処理では、この構造が性能の制約となっていました。
Zen 3では、この制限を取り払い、1つのCCD内に配置される全8コアが単一の32MB L3キャッシュプールへ直接アクセスできる構造に変更されました。これにより、キャッシュを跨ぐ通信経路が不要となり、平均アクセスレイテンシが短縮。
キャッシュヒット率が向上し、結果としてメモリアクセス回数も削減されます。特に、ゲームのように多くのスレッドが同じデータを参照する場面や、科学技術計算・動画編集などの大規模データ処理において、この一体化は大きな効果を発揮します。
さらに、この構造変更はレイテンシ低減だけでなく、キャッシュ利用の柔軟性も高めました。特定のスレッドや処理が大量のキャッシュ容量を必要とする場合でも、他の領域から自由に確保できるため、従来の分割構造に比べてメモリ帯域の利用効率が向上します。
結果として、Zen 3は同クロックでもZen 2を大きく上回る実効性能を実現し、最大19%のIPC向上の一因となっています。この改良は単なる容量増加ではなく、キャッシュ一体化とアクセス経路短縮による実効的なパフォーマンス改善と言えるでしょう。
命令スケジューラと実行ユニットの最適化
Zen 3アーキテクチャでは、コア構造の刷新だけでなく、命令スケジューラと実行ユニットの最適化によって、1クロックあたりの実効性能（IPC）向上が実現されています。その中核となる改良点が、分岐予測器の精度向上、デコードステージのスループット改善、そしてスケジューリングレイテンシの短縮です。
まず、分岐予測器（Branch Predictor）の精度改善です。分岐予測器は、条件分岐命令の実行結果を事前に推測し、命令パイプラインが無駄なく動作するように先読みを行う重要な機構です。
予測が外れると、誤った命令列を破棄して再実行する必要があり、これがパフォーマンス低下の原因になります。Zen 3では、予測アルゴリズムの改良や履歴バッファの最適化により、誤予測率が低下。これにより、パイプラインのフラッシュ（再実行）が減り、命令処理の停滞時間が短縮されます。
次に、デコードステージでのスループット向上です。デコードステージは、命令を内部形式（マイクロオペレーション）に変換する過程で、ここが律速段階になると全体の処理効率が低下します。
Zen 3では、命令キャッシュやマイクロOPキャッシュとの連携を最適化し、複数命令を同時に効率よく変換できるよう改良されました。これにより、CPUが実行ユニットへ送り込む命令の供給量が増加し、負荷の高いマルチスレッド処理や複雑な命令列でもパフォーマンスが安定します。
そして、スケジューリングレイテンシの短縮です。命令スケジューラは、デコードされた命令をどの実行ユニットに割り当てるかを決定する役割を担います。
Zen 3では、このスケジューリングの待機時間を短縮することで、実行ユニットのアイドル時間を減らし、命令実行の並列性を向上させています。これにより、同じクロック数でもより多くの命令を処理でき、実効性能が向上します。
これら3つの改良は相互に作用し、Zen 3がZen 2比で最大19%のIPC向上を達成する原動力となっています。特に、分岐予測精度の向上とスケジューリング効率化は、ゲームや金融シミュレーション、科学計算などのレイテンシに敏感な処理で効果を発揮します。Zen 3は、物理構造だけでなく内部制御ロジックまで徹底的に磨き上げられたアーキテクチャなのです。
命令フェッチの効率化
Zen 3アーキテクチャでは、コア内部の制御ロジックにおいて命令フェッチの効率化が図られており、その中心的な改良のひとつがマイクロOPキャッシュ（μOPキャッシュ）の強化です。
マイクロOPキャッシュとは、デコード済みの命令（マイクロオペレーション）を一時的に保持しておく専用メモリで、同じ命令列を再度実行する際に、デコードステージを経由せず直接命令を供給できる仕組みです。
従来のCPU設計では、命令実行のたびにデコードステージを通過し、複雑なx86命令を内部形式に変換する必要がありました。しかし、この変換処理はクロック当たりの処理量に限界があり、特にループ処理や分岐が多いコードでは、命令供給がボトルネックとなることがありました。
Zen 3では、μOPキャッシュの容量やヒット率が向上し、キャッシュに保持された命令列であればデコードをスキップして即座にスケジューラへ渡せるケースが増加しました。これにより、デコード段階での待ち時間が減少し、命令パイプライン全体の効率が向上しています。
この改良は、特に同一命令列の繰り返し実行が多いワークロードで大きな効果を発揮します。例えば、ゲームや動画処理、科学シミュレーションなどでは、同じ計算パターンや処理ループが繰り返されるため、μOPキャッシュの高いヒット率が命令供給の遅延を減らし、結果的にIPC（クロックあたりの命令実行数）の向上につながります。
また、命令フェッチ段階での無駄が減ることで、スケジューラや実行ユニットへの命令供給がより安定し、高負荷時のパフォーマンス低下を抑制します。
さらに、デコードを経由しない分、消費電力の削減効果もあり、長時間の高負荷動作時における効率性向上にも寄与しています。Zen 3におけるμOPキャッシュ強化は、単なる容量増加ではなく、構造の最適化と制御ロジックの改良を組み合わせたものであり、命令供給の安定性と省電力性を両立させた重要なアーキテクチャ的進化と言えます。
浮動小数点（FP）演算強化
Zen 3アーキテクチャでは、整数演算系の改良と並行して、浮動小数点演算（Floating Point, FP）ユニットの強化が行われています。浮動小数点演算は、科学技術計算、3Dグラフィックス、AI推論、動画エンコードなど、多くの高負荷アプリケーションで不可欠な処理です。
Zen 3では、この領域での性能を引き上げるため、FPU（Floating Point Unit）のスループット改善とSIMD（Single Instruction, Multiple Data）演算の最適化が施されています。
まず、FPUのスループット改善についてです。Zen 2の時点でも256ビット幅の浮動小数点命令やベクトル演算命令（AVX/AVX2など）を1サイクルあたり複数発行できる構造を持っていましたが、Zen 3では命令デコードから実行に至るパスの効率化により、同じクロック数でより多くの命令を処理できるようになっています。
これにより、連続する浮動小数点演算や複雑な数値処理においても、ユニットがアイドル状態になる時間が減少し、理論性能に近い実行効率を発揮できるようになりました。
次に、SIMD演算の最適化です。SIMDは、1つの命令で複数のデータを同時に処理する手法で、並列度を高めることで演算スループットを大幅に向上させます。Zen 3では、このSIMD処理におけるデータ依存関係の解析が高速化され、同時実行可能な命令をより効率的にスケジューリングできるようになっています。
また、レジスタファイルや実行ポート間のデータ転送が最適化され、演算結果を次の命令に引き渡すまでの待ち時間（レイテンシ）が短縮されました。
これらの改良により、Zen 3は浮動小数点演算性能の実効値を引き上げ、特に物理シミュレーションや3Dレンダリング、金融モデリングなどの高精度計算を多用するワークロードで顕著な性能向上を実現しています。
整数演算系やメモリアクセス系の改良と組み合わせることで、Zen 3はあらゆる分野でバランスの取れた高性能を発揮できるアーキテクチャとなりました。FPUとSIMDの強化は、単なるピーク性能の数字だけでなく、実アプリケーションでの処理効率を高めるための重要な基盤となっています。
ロード/ストアユニットの改良
Zen 3アーキテクチャでは、コア内部の実行系においてロード/ストアユニット（Load/Store Unit）の改良が行われ、メモリアクセス性能が強化されました。
ロード/ストアユニットは、命令で必要となるデータをメモリ階層（L1/L2/L3キャッシュやメインメモリ）から読み込む「ロード（Load）」処理と、計算結果をメモリに書き戻す「ストア（Store）」処理を担当する重要な部分です。
このユニットの性能は、CPUがデータをいかに効率よく扱えるかを左右し、特にメモリ帯域依存の高いワークロードでは全体のスループットを直接的に決定します。
Zen 3では、このロード/ストアユニットの並列度と帯域幅が向上しました。具体的には、同時に処理できるメモリアクセス要求の数が増加し、複数のロードやストアをより高い並列性で発行可能になっています。
また、アドレス計算や依存関係解析の効率も改善され、必要なデータが揃い次第即座に実行ユニットへ渡せる仕組みが強化されました。これにより、ロードとストアが互いに待ち時間を発生させるケースが減り、メモリアクセスのパイプラインがよりスムーズに流れるようになっています。
さらに、メモリ帯域の拡張により、キャッシュやメインメモリからのデータ転送速度が向上しました。これは、単に内部回路の高速化だけでなく、キャッシュ階層とのやり取りを最適化する制御ロジックの改良によっても実現されています。
その結果、連続アクセスや大容量データの読み書きが必要な処理、例えば動画編集や科学技術計算、ゲームのテクスチャ読み込みなどで、レイテンシの低減とスループットの向上が見られます。
このロード/ストアユニットの強化は、単独では小さな改良に見えるかもしれませんが、Zen 3全体のIPC向上においては重要な役割を果たしています。
分岐予測や命令供給系の改善と組み合わさることで、データ依存の待ち時間を減らし、CPU内部の実行ユニットを常に高い稼働率で動作させることが可能になりました。つまり、Zen 3のロード/ストアユニット改良は、メモリアクセス効率の最大化によってCPU全体の実効性能を底上げする基盤的な強化と言えるのです。
AVX2命令の効率化
Zen 3アーキテクチャでは、整数演算・浮動小数点演算の総合的な最適化に加えて、AVX2命令の実行効率の向上が図られています。
AVX2（Advanced Vector Extensions 2）は、256ビット幅のSIMD命令セットで、大量のデータを並列処理することが可能です。科学技術計算、3Dグラフィックス、機械学習、動画エンコードなど、演算負荷の高いワークロードで広く用いられていますが、その一方で、AVX2命令は消費電力と発熱が大きく、従来のCPUでは高負荷状態になるとクロックダウン（動作周波数低下）を伴うのが一般的でした。
従来のZen 2アーキテクチャでもAVX2命令はサポートされていましたが、長時間連続して256ビット幅の演算を行うと、熱と消費電力の制約によりクロックが顕著に低下する場合がありました。
Zen 3では、この問題に対処するため、FPU（浮動小数点ユニット）や電力管理ロジックの最適化が行われ、高負荷AVX2実行時のクロックダウン幅が低減しています。具体的には、実行ポートの発熱分散、電力供給経路の効率化、クロックゲーティングの改善により、消費電力ピークを抑えつつ安定した高クロック維持が可能になりました。
これにより、例えば物理シミュレーションやレンダリングのようにAVX2命令を多用する処理でも、実効性能の低下が抑えられ、処理時間の短縮やフレームレートの安定化につながります。
特に動画エンコードや機械学習推論など、連続的かつ長時間にわたりベクトル演算を行うワークロードでの恩恵が大きく、Zen 2世代に比べてパフォーマンスのブレ幅が減少しています。
AVX2命令の効率化は、ピーク性能の向上だけでなく性能の一貫性を重視した改良といえます。これは、短時間のベンチマークでは見えにくいものの、実際のアプリケーションやゲームプレイのような持続的負荷環境では体感的なパフォーマンス改善につながります。
Zen 3は、AVX2命令を含むベクトル演算の持続性能を底上げすることで、幅広い分野で安定した高性能を提供できるアーキテクチャへと進化したのです。
セキュリティ機能強化
Zen 3アーキテクチャでは、性能向上と並行してセキュリティ機能の強化が図られており、その中でも注目すべきはControl-Flow Enforcement Technology（CET）対応とSpectre脆弱性対策のハードウェア実装です。
これらの改良は、Windows 10/11をはじめとする最新OS環境での安全性と安定性を高める目的で導入されました。
まず、CET（Control-Flow Enforcement Technology）対応についてです。CETはIntelとMicrosoftが共同で策定した制御フロー保護技術で、AMDもZen 3から正式対応しました。
この機能は、ソフトウェアの制御フロー（プログラムの実行順序）を不正に乗っ取る攻撃、例えばROP（Return-Oriented Programming）やJOP（Jump-Oriented Programming）といった手法をハードウェアレベルで防御します。
CETは、Shadow Stack（シャドウスタック）とIndirect Branch Tracking（間接分岐追跡）の2つの仕組みを用いて、関数呼び出しや分岐の整合性を検証し、異常があれば即座に実行を停止します。Windows 10/11はこの機能を標準サポートしており、対応CPUではより堅牢な実行環境が実現します。
次に、Spectre脆弱性対策のハードウェア実装です。Spectreは、投機的実行機構を悪用して本来アクセスできないデータを推測・取得する攻撃手法で、2018年の発覚以降、業界全体で大きなセキュリティ課題となってきました。
Zen 2世代でもマイクロコードやソフトウェアによる緩和策が提供されていましたが、Zen 3ではこれらの対策を一部ハードウェアレベルに組み込み、分岐予測やキャッシュアクセスの挙動を制御することで、脆弱性を突いた攻撃が成立しにくい設計となっています。
これにより、パッチ適用時の性能低下を抑えつつ、安全性を高めることが可能になりました。これらのセキュリティ機能強化は、エンタープライズ用途やクラウド環境など、高い安全性が求められる分野で特に有効です。
CET対応による不正コード実行防止と、Spectre対策によるデータ漏えい防止を組み合わせることで、Zen 3は最新の脅威モデルに対応した堅牢なアーキテクチャとなっています。性能とセキュリティを両立させたこの設計は、長期的なシステム信頼性の確保にも寄与しています。
省電力制御の最適化
Zen 3アーキテクチャでは、性能向上だけでなく省電力制御の最適化にも重点が置かれており、特にPrecision Boost 2とPure Powerという2つの電力管理機能が強化されています。これらはクロック周波数の制御や消費電力の最適化を行う仕組みで、パフォーマンスと効率性の両立を支えています。
まず、Precision Boost 2のアルゴリズム改善についてです。Precision Boost 2は、CPUの温度、消費電力、電流、負荷状況をリアルタイムで監視し、許容範囲内で自動的にクロックを引き上げる機能です。
従来は高クロックを維持できる時間が制約され、ピーク性能は出てもすぐにクロックが低下するケースがありました。Zen 3ではアルゴリズムが改良され、電力と温度のマージン管理がより精密化。これにより、負荷が続く状況でも高クロックを維持できる時間が延び、長時間のレンダリングやゲーミングなどで安定した高性能が発揮できるようになりました。
次に、Pure Power制御のチューニングです。Pure Powerは、AMDがCPUダイ内に搭載する数百のセンサーから温度・電圧・電流情報を取得し、それらに基づいて動作電圧をきめ細かく調整する省電力機構です。
Zen 3では、この制御ロジックが最適化され、負荷が軽い場面ではより積極的に電圧を下げ、逆に負荷が高い場面では必要な電力を効率的に供給するようになりました。その結果、アイドル時や低負荷時の消費電力が減少し、総合的な電力効率が向上しています。
これら2つの機能が連動することで、Zen 3は高性能を維持しながらも不要な電力浪費を抑制できるアーキテクチャとなっています。例えば、ゲーミング中はPrecision Boost 2によりクロックを長く維持し、ウェブブラウジングや動画視聴時にはPure Powerで消費電力を最小化するといった具合です。
結果として、デスクトップPCでも発熱と消費電力のバランスが改善され、冷却負荷や電気代の低減にもつながります。Zen 3の省電力制御最適化は、単なるエコ機能ではなく、パフォーマンスと効率のバランスを高次元で実現するための中核的な改良といえるでしょう。
Infinity Fabricの改良
Zen 3アーキテクチャでは、コアやキャッシュの改良に加えて、Infinity Fabricの強化も行われています。Infinity Fabricは、CPU内部のコア、キャッシュ、メモリコントローラ、I/Oダイなどを結ぶ高速インターコネクトであり、AMDのマルチチップ設計における通信の要となる技術です。
その性能はメモリアクセス速度やレイテンシに直結するため、特にゲーミングや高帯域を必要とするアプリケーションでは重要な要素となります。
Zen 3世代では、このInfinity FabricのFCLK（Fabric Clock）安定性が向上しました。FCLKはInfinity Fabricの動作クロックであり、メモリクロック（MCLK）やメモリコントローラクロック（UCLK）と密接に関係します。
従来のZen 2では、FCLKをメモリクロックと1:1で同期させる「同期動作モード」において、実用的な上限はDDR4-3733程度とされ、それ以上では同期が崩れレイテンシが増加する「非同期モード」に移行せざるを得ませんでした。
しかし、Zen 3ではInfinity Fabricの信号品質やタイミング制御が改善され、FCLKの高クロック動作がより安定するようになりました。その結果、DDR4-4000近辺のメモリでも1:1同期動作が現実的に可能となり、高帯域メモリの性能をより引き出せるようになっています。
これにより、メモリ帯域幅が増加するだけでなく、メモリアクセスレイテンシも低下し、ゲームや科学技術計算などでの実効性能向上が期待できます。
また、この改良はメモリオーバークロック愛好者にとっても大きなメリットがあります。高クロックメモリを搭載した場合でも、FCLKが安定して動作するため、システム全体の安定性を損なわずに帯域幅向上を狙うことが可能になりました。
加えて、Infinity Fabricのレイテンシ改善は、CCX統合やL3キャッシュアクセス改善と相まって、Zen 3の総合的な応答性能の底上げに寄与しています。
総じて、Zen 3のInfinity Fabric改良は単なる内部バスの高速化にとどまらず、メモリ性能とCPUコア性能を高いレベルで融合させる基盤的な強化であり、特に高速メモリ環境において真価を発揮するアップデートと言えるでしょう。
Zen 3（5世代目）
デスクトップCPU
| モデル名 | C/T | クロックレート | L3 | TDP | ||
| ベース | ブースト | |||||
| Ryzen 9 | 5950X | 16(32) | 3.4 | 4.9 | 64MB | 105W |
| 5900XT | 3.3 | 4.8 | ||||
| 5900X | 12(24) | 3.7 | ||||
| 5900 | 3.0 | 4.7 | 65W | |||
| Ryzen 7 | 5800X3D | 8(16) | 3.4 | 4.5 | 96MB | 105W |
| 5800XT | 3.8 | 4.8 | 32MB | |||
| 5800X | 4.7 | |||||
| 5800 | 3.4 | 4.6 | 65W | |||
| 5700X3D | 3.0 | 4.1 | 96MB | 105W | ||
| 5700X | 3.4 | 4.6 | 32MB | 65W | ||
| 5700 | 3.7 | 16MB | ||||
| Ryzen 5 | 5600X3D | 6(12) | 3.3 | 4.4 | 96MB | 105W |
| 5600XT | 3.7 | 4.7 | 32MB | 65W | ||
| 5600X | 4.6 | |||||
| 5600T | 3.5 | 4.5 | ||||
| 5600 | 4.4 | |||||
| 5500X3D | 3.0 | 4.0 | 96MB | 105W | ||
| 5500 | 3.6 | 4.2 | 16MB | 65W | ||
APU
| モデル名 | CPU | GPU | TDP | |||||
| C/T | クロックレート | L3 | クロック | コア | ||||
| ベース | ブースト | |||||||
| Ryzen 7 | 5700G | 8(16) | 3.8 | 4.6 | 16MB | 2000MB | 8 CU | 65W |
| Ryzen 5 | 5600GT | 6(12) | 3.6 | 1900MB | 7 CU | |||
| 5600G | 3.9 | 4.4 | ||||||
| 5500G | 3.6 | |||||||
まとめ
Zen 3は、2017年に初代Zenでx86市場へ本格復帰したAMDが、Zen+（2018）、Zen 2（2019）を経て到達した第三世代の完成形とも言えるアーキテクチャです。プロセスはZen 2と同じTSMC 7nmを継続採用しつつ、内部設計を徹底的に見直すことで、最大19％ものIPC向上を達成しました。
その核心となるのがCCX統合で、従来は1CCDを2つのCCX（各4コア＋16MB L3）に分割していた構造を、8コア＋32MB L3の単一CCXへ統一。これによりコア間通信の遅延を大幅に削減し、キャッシュヒット率を向上させています。
さらに、分岐予測器の精度向上や命令フェッチ効率化、ロード/ストアユニットの並列度拡張、FPUスループット改善とSIMD最適化など、マイクロアーキテクチャ全域で最適化を実施。高負荷時のAVX2処理でもクロック低下幅を抑え、持続性能を向上させました。
また、省電力制御のPrecision Boost 2とPure Powerも高度化し、シーンに応じたクロック維持時間延長と電力効率向上を両立。Infinity Fabricの改良により、FCLK高クロックの安定性も増し、DDR4-4000近辺での1:1同期が現実的になっています。
Zen 3は単なる世代更新ではなく、設計思想・制御ロジック・データパスを一体的に進化させた成果であり、ゲーミングからHPCまで幅広い用途で「性能を出し切れる」完成度を備えたアーキテクチャなのです。
Zen 3の革新的な構造改革は、前世代Zen 2で築かれた基盤があってこそ実現しました。
7nmチップレット構造の本格運用や第2世代Infinity Fabricなど、土台となったZen 2アーキテクチャの詳細はこちらで解説しています。
Zen 3の革新は、次世代Zen 4でさらに磨き上げられます。
DDR5やPCIe 5.0対応など、新時代のプラットフォームを切り開いたZen 4アーキテクチャの詳細はこちらをご覧ください。
